TSMC پنج فناوری فرآیند 3 نانومتری را آماده می‌کند، FinFlex را برای انعطاف‌پذیری طراحی اضافه می‌کند

شرکت تولید نیمه هادی تایوان روز پنجشنبه سمپوزیوم فناوری TSMC 2022 خود را آغاز کرد، جایی که این شرکت به طور سنتی نقشه راه فناوری پردازش و همچنین برنامه های توسعه آتی خود را به اشتراک می گذارد. یکی از موارد کلیدی که TSMC امروز اعلام می‌کند، نودهای پیشرو آن هستند که به خانواده‌های N3 (ک، 3 نانومتری) و N2 (ک، 2 نانومتری) تعلق دارند که در سال‌های آینده برای ساخت CPU، GPU و SoCهای پیشرفته استفاده خواهند شد. .

N3: پنج گره در سه سال آینده

همانطور که فرآیندهای ساخت پیچیده تر می شوند، زمان مسیریابی، تحقیق و توسعه آنها نیز طول، می شود، بنابراین ما دیگر شاهد ظهور یک گره کاملاً جدید هر دو سال از TSMC و سایر ریخته گری ها نیستیم. با N3، سرعت معرفی نود جدید TSMC تا حدود 2.5 سال افزایش می یابد، در حالی که با N2، حدود سه سال طول خواهد کشید.

این بدان م،است که TSMC باید نسخه های پیشرفته N3 را ارائه دهد تا نیازهای مشتریان خود را که هنوز به دنبال بهبود عملکرد در هر وات و همچنین افزایش تراکم ترانزیستور هستند، برآورده کند. دلیل دیگری که چرا TSMC و مشتریانش به چندین نسخه از N3 نیاز دارند این است که N2 ریخته‌گری به ترانزیستورهای اثر مید، گیت‌های جدید (GAA FET) که با استفاده از نانوصفحات پیاده‌سازی شده‌اند، متکی است که انتظار می‌رود با هزینه‌های بالاتر و طراحی جدید همراه باشد. مت،وژی ها، IP جدید و بسیاری تغییرات دیگر. در حالی که توسعه‌دهندگان تراشه‌های Bleeding Edge به سرعت به N2 خواهند رفت، بسیاری از مشتریان رتبه‌بندی و فایل بیشتر TSMC تا سال‌های آینده به فناوری‌های مختلف N3 پایبند خواهند بود.

در سمپوزیوم فناوری TSMC 2022، این کارخانه ریخته گری در مورد چهار فرآیند ساخت مشتق از N3 (در مجموع پنج گره ک، 3 نانومتری) – N3E، N3P، N3S و N3X – صحبت کرد که قرار است در سال های آینده معرفی شوند. این گونه‌های N3 برای ارائه پنجره‌های فرآیندی بهبودیافته، عملکرد بالاتر، افزایش تراکم ترانزیستور و ولتاژ افزایش‌یافته برای کاربردهای با کارایی فوق‌العاده طراحی شده‌اند. همه این فناوری‌ها از FinFlex پشتیب، می‌کنند، یک ویژگی «سس مخفی» TSMC که انعطاف‌پذیری طراحی آن‌ها را تا حد زیادی افزایش می‌دهد و به طراحان تراشه اجازه می‌دهد تا عملکرد، مصرف انرژی و هزینه‌ها را دقیقاً بهینه کنند.

تبلیغات PPA بهبود فناوری های فرآیند جدید داده‌های اعلام شده در طول کنفرانس‌ها، رویدادها، نشست‌های خبری و بی،ه‌های مطبوعاتی
	TSMC
	N4 در مقابل N5	N4P در مقابل N5	N4P در مقابل N4	N4X در مقابل N5	N4X در مقابل N4P	N3 در مقابل N5	N3E در مقابل N5
قدرت	پایین تر	-22٪	–	?	?	-25-30٪	-34٪
کارایی	بالاتر	+11٪	+6٪	+15% یا بیشتر	+4٪ یا بیشتر	+10-15٪	+18٪
منطقه منطقی کاهش* % چگالی منطقی*	0.94x -6٪ 1.06x	0.94x -6٪ 1.06x	–	?	?	0.58x -42٪ 1.7 برابر	0.625x -37.5٪ 1.6 برابر
جلد ساخت	2022	2023	H2 2022	2023	2023	H2 2022	Q2/Q3 2023

*توجه داشته باشید که TSMC فقط در حدود سال 2020 شروع به انتشار افزایش تراکم ترانزیستور برای آنالوگ، منطقی و SRAM به طور جداگانه کرد. برخی از اعداد هنوز هم چگالی “مخلوط” شامل 50٪ منطق، 30٪ SRAM و 20٪ آنالوگ را منع، می کنند.

N3 و N3E: در مسیر برای HVM

اولین گره ک، 3 نانومتری TSMC N3 نام دارد و این گره در مسیر شروع تولید با حجم بالا (HVM) در نیمه دوم سال جاری است. تراشه‌های واقعی قرار است در اوایل سال 2023 به مشتریان تحویل داده شوند. این فناوری بیشتر برای پذیرندگان اولیه (بخو،د: اپل و موارد مشابه) که می‌توانند روی طرح‌های پیشرو سرمایه‌گذاری کنند و از عملکرد، قدرت، منطقه (PPA) سود ببرند، استفاده می‌شود. مزایای ارائه شده توسط گره های پیشرو. اما از آنجایی که برای انواع خاصی از برنامه‌ها طراحی شده است، N3 دارای یک پنجره فرآیند نسبتاً باریک است (محدوده‌ای از پارامترها که نتیجه مشخصی را ایجاد می‌کنند)، که ممکن است از نظر بازده برای همه برنامه‌ها من، نباشد.

این زم، است که N3E وارد بازی می شود. فن آوری جدید عملکرد را افزایش می دهد، قدرت را کاهش می دهد و پنجره فرآیند را افزایش می دهد که منجر به بازده بالاتر می شود. اما معامله این است که گره دارای چگالی منطقی کمی کاهش یافته است. در مقایسه با N5، N3E کاهش 34 درصدی در مصرف انرژی (با همان سرعت و پیچیدگی) یا بهبود عملکرد 18 درصدی (در همان قدرت و پیچیدگی) ارائه می‌کند و چگالی ترانزیستور منطقی را 1.6 برابر افزایش می‌دهد.

شایان ذکر است که بر اساس داده‌های TSMC، N3E سرعت‌های ساعت بالاتری را حتی از N4X (در سال 2023) ارائه خواهد کرد. با این حال، دومی از جریان‌های درایو فوق‌العاده بالا و ولتاژهای بالای 1.2 ولت نیز پشتیب، می‌کند، در این مرحله می‌تواند عملکردی بی‌نظیر، اما با مصرف انرژی بسیار بالا ارائه دهد.

به طور کلی، به نظر می رسد N3E گره همه کاره تری نسبت به N3 باشد، به همین دلیل جای تعجب نیست که TSMC در این مرحله «،وج نوار 3 نانومتری» بیشتری نسبت به گره ک، 5 نانومتری خود در نقطه مشابهی از توسعه دارد. .

تولید ریسک تراشه های با استفاده از N3E قرار است در هفته های آینده (ی،ی در سه ماهه دوم یا سه ماهه سوم 2022) با تنظیم HVM برای اواسط سال 2023 آغاز شود (باز هم، TSMC فاش نمی کند که آیا ما در مورد Q2 یا Q3 صحبت می کنیم). بنابراین انتظار می رود تراشه های تجاری N3E در اوا، سال 2023 یا اوایل سال 2024 در دسترس باشند.

N3P، N3S و N3X: عملکرد، چگالی، ولتاژ

پیشرفت های N3 با N3E متوقف نمی شود. TSMC قرار است N3P، یک نسخه بهبود یافته با عملکرد فرآیند ساخت خود، و همچنین N3S، طعم افزایش دهنده چگالی این گره را در حدود سال 2024 معرفی کند. به خط پایه N3. در واقع، در سمپوزیوم فناوری 2022، TSMC حتی N3S را در نقشه راه خود نشان نداد و تنها توسط کوین ژانگ در یک گفتگو به آن اشاره شد. با در نظر گرفتن همه اینها، واقعاً کار خوبی نیست که ویژگی های N3S را حدس بزنید.

در نهایت، برای آن دسته از مشتری، که بدون توجه به مصرف انرژی و هزینه ها به عملکرد فوق العاده بالا نیاز دارند، TSMC N3X را ارائه می دهد که اساساً جانشین ایدئولوژیک N4X است. باز هم، TSMC جزییاتی را درباره این گره فاش نمی کند، به جز اینکه از جریان ها و ولتاژهای بالا درایو پشتیب، می کند. ما ممکن است حدس بزنیم که N4X می‌تواند از تحویل برق پشتی استفاده کند، اما از آنجایی که ما در مورد یک گره مبتنی بر FinFET صحبت می‌کنیم و TSMC فقط می‌خواهد ریل برق پشتی را در N2 مبتنی بر نانوصفحات پیاده‌سازی کند، مطمئن نیستیم که چنین باشد. با این وجود، TSMC احتمالاً در مورد افزایش ولتاژ و بهبود عملکرد، تعدادی آستین در آستین خود دارد.

FinFlex: N3’s Secret Sauce

صحبت از پیشرفت‌ها، قطعاً باید به سس مخفی TSMC برای N3: فناوری FinFlex اشاره کنیم. به طور خلاصه، FinFlex به طراحان تراشه اجازه می دهد تا به طور دقیق بلوک های ساختم، خود را برای عملکرد بالاتر، چگالی بالاتر و توان کمتر تنظیم کنند.

به روز رس، 6/17: نسخه اولیه داستان به اشتباه سلول ها و بلوک های استاندارد را به ،وان ترانزیستور معرفی کرده است که اصلاح شده است.

هنگام استفاده از یک گره مبتنی بر FinFET، طراحان تراشه می توانند بین کتابخانه های مختلف با استفاده از سلول های استاندارد مختلف یکی را انتخاب کنند. یک سلول استاندارد اساسی ترین بلوک ساختم، است که منطق بولی یا تابع ذخیره سازی را انجام می دهد و از گروهی از ترانزیستورها و اتصالات متشکل است. از نقطه نظر ریاضی، همان تابع را می توان با استفاده از یک سلول استاندارد با پیکربندی های مختلف انجام داد (با نتیجه ی،ان). اما از نقطه نظر قابلیت ساخت و عملکرد، پیکربندی‌های مختلف سلول استاندارد با عملکرد، مصرف انرژی و مساحت متفاوت مشخص می‌شوند. زم، که توسعه دهندگان نیاز دارند که اندازه قالب را به حداقل برسانند و در مصرف انرژی صرفه جویی کنند، از سلول های استاندارد کوچک استفاده می کنند. اما زم، که آنها نیاز به به حدا،ر رساندن عملکرد در مبا، اندازه قالب و توان بالاتر دارند، از سلول های استاندارد بزرگ استفاده می کنند.

در حال حاضر، طراحان تراشه باید به یک کتابخانه/سلول استاندارد برای کل تراشه یا کل بلوک در طراحی SoC ب،بند. به ،وان مثال، هسته‌های CPU را می‌توان با استفاده از 3-2 بلوک باله‌ای برای اجرای سریع‌تر یا سلول‌های استاندارد 2-1 فین برای کاهش مصرف انرژی و ردپای آنها پیاده‌سازی کرد. این یک معاوضه منصفانه است، اما برای همه موارد ایده‌آل نیست، به خصوص زم، که در مورد گره‌های ک، 3 نانومتری صحبت می‌کنیم که استفاده از آنها گران‌تر از فناوری‌های موجود است.

برای N3، فناوری FinFlex TSMC به طراحان تراشه اجازه می‌دهد تا انواع مختلف سلول‌های استاندارد را در یک بلوک ،یب و مطابقت دهند تا دقیقاً عملکرد، مصرف انرژی و منطقه را تنظیم کنند. برای ساختارهای پیچیده مانند هسته‌های CPU، چنین بهینه‌سازی‌هایی فرصت‌های زیادی برای افزایش عملکرد هسته و در عین حال بهینه‌سازی اندازه‌های قالب می‌دهد. بنابراین، ما مشتاقیم تا ببینیم طراحان SoC چگونه می‌توانند از مزایای FinFlex در عصر N3 استفاده کنند.

FinFlex جایگزینی برای تخصص گره ها (عملکرد، چگالی، ولتاژ) نیست زیرا فناوری های فرآیندی تفاوت های بیشتری نسبت به ساختارهای ترانزیستور یا i،ries در یک فناوری واحد دارند، اما به نظر می رسد FinFlex راه خوبی برای بهینه سازی عملکرد، توان و هزینه ها باشد. گره N3 TSMC. در نهایت، این فناوری انعطاف پذیری گره های مبتنی بر FinFET را کمی به گره های مبتنی بر nanosheet/GAAFET نزدیک می کند، که قرار است عرض کانال های قابل تنظیم را برای دستیابی به عملکرد بالاتر یا کاهش مصرف انرژی ارائه دهند.

خلاصه

مانند N7 و N5 TSMC، N3 نیز خانواده دیگری از گره های بادوام برای بزرگترین سازنده نیمه هادی های کنتراست در جهان خواهد بود. به خصوص با جهش به GAAFET های مبتنی بر نانوصفحات که با سرعت 2 نانومتر برای TSMC عرضه می شوند، خانواده 3 نانومتری آ،ین خانواده گره های FinFET پیشرو “ک،یک” این شرکت خواهد بود و بسیاری از مشتریان برای چندین سال به آن پایبند خواهند بود. (یا بیشتر). به همین دلیل است که TSMC در حال آماده سازی چندین نسخه از N3 است که برای کاربردهای مختلف طراحی شده است – و همچنین فناوری FinFlex تا به طراحان تراشه انعطاف بیشتری در طراحی خود بدهد.

اولین تراشه های N3 قرار است در ماه های آینده وارد تولید شوند و در اوایل سال 2023 وارد بازار شوند. در همین حال، TSMC به تولید نیمه هادی ها با استفاده از گره های N3 خود تا مدت ها پس از معرفی فناوری فرآیند N2 خود در سال 2025 ادامه خواهد داد.