اتحاد 3DFabric TSMC توسعهدهندگان ابزارهای اتوماسیون طراحی الکترونیکی (EDA)، ارائهدهندگان مالکیت م،وی، طراحان تراشههای قراردادی، تولیدکنندگان حافظه، تولیدکنندگان بسترهای پیشرفته، شرکتهای مونتاژ و آزمایش نیمهرسانا، و گروههای سازنده تج،ات مورد استفاده برای آزمایش و تأیید را گرد هم میآورد. این اتحاد در حال حاضر 19 عضو دارد، اما با گذشت زمان انتظار میرود که با پیوستن اعضای جدید به گروه، گسترش یابد.
«از طریق رهبری جمعی TSMC و شرکای ا،یستم ما، 3DFabric Alliance ما راهی آسان و منعطف را به مشتریان ارائه می دهد تا قدرت IC 3D را در طراحی های خود باز کنند، و ما نمی تو،م منتظر باشیم تا نوآوری هایی را که آنها می توانند با فناوری های 3DFabric ما ایجاد کنند، ببینیم. لو افزود.
در حالی که شرکتهای بزرگی مانند AMD و Nvidia تمایل دارند IP، فناوریهای اتصال و بستهبندی خود را توسعه دهند، SiPهای چند تراشهای قول میدهند که توسعه پردازندههای پیچیده به س، چیپلت را برای شرکتهای کوچکتر در دسترس قرار دهند. برای آنها، IP استاندارد شخص ثالث، زمان سریع به بازار، و یکپارچه سازی من، کلید موفقیت است، بنابراین 3DFabric Alliance و آنچه که به ارمغان می آورد برای آنها حیاتی خواهد بود.
در نهایت، TSMC میخواهد اطمینان حاصل کند که اعضای 3DFabric Alliance به مشتریان خود راهحلهای سازگار و قابل همکاری ارائه میدهند که توسعه و تأیید سریع SiPهای چند تراشهای را که از بستهبندیهای 2.5 بعدی و 3 بعدی استفاده میکنند، امکانپذیر میسازد.
گفت: «انباشته شدن سیلی، سه بعدی و فنآوریهای بستهبندی پیشرفته دری را به سوی عصر جدیدی از نوآوری در سطح تراشه و سطح سیستم باز میکند، و همچنین به همکاری گسترده ا،یستم برای کمک به طراحان کمک میکند تا بهترین مسیر را از طریق گزینهها و رویکردهای بیشمار در دسترسشان طی کنند». دکتر ال سی لو، همکار TSMC و معاون طراحی و پلت فرم فناوری.
به ،وان رهبر اتحاد، TSMC قو،ن و استانداردهای پایه خاصی را تعیین خواهد کرد. در همین حال، اعضای 3DFabric Alliance برخی از مشخصات فناوری های 3DFabric TSMC را تعریف و توسعه خواهند داد، به نقشه راه و مشخصات TSMC دسترسی خواهند داشت تا برنامه های خود را با برنامه های ریخته گری و همچنین سایر اعضای اتحاد هماهنگ کنند. و قادر به طراحی و بهینه سازی راه حل های سازگار با روش های جدید بسته بندی خواهد بود.
در حالی که SiP های چند تراشه ای وعده ساده سازی توسعه و تأیید طرح های بسیار پیچیده را می دهند، آنها به مت،وژی های توسعه کاملاً جدید نیاز دارند زیرا بسته های سه بعدی تعدادی چالش جدید را به همراه دارند. این شامل جریانهای طراحی جدید مورد نیاز برای یکپارچهسازی سه بعدی، روشهای جدید تحویل نیرو، فنآوریهای جدید بستهبندی و تکنیکهای آزمایشی جدید است. برای استفاده بهینه از مزایای فناوریهای بستهبندی ۲.۵ بعدی و ۳ بعدی TSMC (InFO، CoWoS و SoIC)، صنعت توسعه تراشه به کل ا،یستم نیاز دارد تا روی بستهبندی چیپلتها به طور هماهنگ کار کنند – و این همان چیزی است که 3DFabric Alliance برای آن طراحی شده است. انجام دادن.
در نهایت، TSMC پیشبینی میکند که این اتحاد فرآیند توسعه تراشههای پیشرفتهتر را بهویژه برای شرکتهای کوچک و متوسط که بیشتر به IP/طراحیهای خارجی وابسته هستند، بسیار سادهتر و سادهتر میکند. برای مثال، اگر شرکتی بخواهد یک SiP متشکل از تراشههای منطقی که روی هم چیده شدهاند و به یک زیرسیستم حافظه مبتنی بر HBM3 متصل شدهاند، توسعه دهد، نرمافزار EDA از Ansys Cadence، Synopsys و Siemens به آن اجازه میدهد تا چیپلتهای سازگار طراحی کند، ارائهدهندگان IP آنها را میفروشند. بلوکهایی که طراح از قبل نداشته است، TSMC سیلی، تولید میکند، تولیدکنندگان حافظه HBM3 KGSDهای سازگار (قطعات پشتهای خوب شناخته شده) را ارائه میکنند و سپس Ase Technology همه چیز را با هم جمع میکند. در همین حال، شرکتهایی که مهندسان خود را ندارند، میتوانند طراحی کل SiP (یا تراشههای منفرد) را از طریق Alchip یا GUC سفارش دهند و سپس در صورت نیاز بدون نیاز به طراحی مجدد همه چیز، محصول خود را به مرور زمان بهروزرس، کنند. مطابق با استانداردهای 3DFabric و 3Dblox ساخته شده است.
به ،وان مثال، برای ی،ان سازی ا،یستم طراحی با ابزارها و جریان های واجد شرایط EDA، TSMC استاندارد 3Dblox خود را توسعه داده است. 3Dblox جنبههای مختلف ساخت دستگاههای چند تراشهای را با مت،وژیهای بستهبندی 2.5 بعدی و 3 بعدی (مانند تعاریف چیپلت و رابط)، از جمله پیادهسازی فیزیکی، مصرف انرژی، اتلاف گرما، افت IR (EMIR) و زمانبندی/تأیید فیزیکی پوشش میدهد. .
منبع: TSMC
منبع: https://www.anandtech.com/s،w/17626/tsmc-forms-3dfabric-alliance-to-accelerate-development-of-25d-3d-chiplet-،ucts