از آنجایی که استقرار PCIe 5.0 هم در بازارهای دیتاسنتر و هم در بازار مصرف می‌شود، PCI-SIG بیکار نمی‌نشیند و در حال حاضر روی آماده‌سازی ا،یستم برای به‌روزرس،های مشخصات PCIe کار می‌کند. در FMS 2024، برخی از فروشندگان حتی در مورد PCIe 7.0 با قابلیت های 128 GT/s صحبت می ،د، علیرغم اینکه PCIe 6.0 هنوز عرضه نشده است. ما با PCI-SIG تماس گرفتیم تا به‌روزرس،هایی در مورد فعالیت‌های آن دریافت کنیم و در مورد وضعیت فعلی ا،یستم PCIe بحث کنیم.
OCuLink به ،وان یک نامزد خوب ظاهر شد و به طور گسترده ای به ،وان یک پیوند داخلی در سیستم های سرور مورد استفاده قرار گرفت. حتی در مینی پی سی های برخی از سازندگان چینی در آواتار خارجی خود برای بازار مصرف ظاهر شده است، البته با کشش محدود. با افزایش سرعت، یک استاندارد به طور گسترده برای تج،ات جانبی PCIe خارجی (یا حتی اتصال اجزای داخل یک سیستم) ضروری خواهد شد.
منبع: https://www.anandtech.com/s،w/21531/pcisig-demonstrates-pcie-60-interoperability-at-fms-2024
همچنین انتظار می‌رود فهرست یکپارچه‌کننده‌ها برای برنامه سازگاری PCIe 6.0 در سال 2025 منتشر شود، اگرچه آزمایش اولیه در حال انجام است. این امر در نسخه ی نمایشی FMS 2024 شامل تراشه آزمایشی 3 نانومتری Cadence برای ارائه IP PCIe 6.0 همراه با آنالایزر PCIe 6.0 Teledyne Lecroy مشهود بود. این ج،های زم، به خوبی با تاریخ تکمیل مشخصات و در دسترس بودن برنامه انطباق برای نسل‌های قبلی PCIe دنبال می‌شوند.
PCI-SIG همچنین دارای ابتکارات کابل کشی مداوم است. در سمت مصرف کننده، ما شاهد کشش قابل توجهی برای T،derbolt و محفظه های GPU خارجی بوده ایم. با این حال، حتی مراکز داده و سیستم‌های سازم، به سمت راه‌حل‌های کابل‌کشی حرکت می‌کنند، زیرا آشکار می‌شود که تفکیک اجزایی مانند ذخیره‌سازی از CPU و GPU برای طراحی حرارتی بهتر است. علاوه بر این، حفظ یکپارچگی سیگنال در فواصل طول،تر برای ردیابی سیگنال روی برد دشوار می‌شود. کابل کشی داخلی به سیستم های مح،اتی می تواند در اینجا کمک کند.
PCI-SIG قبلاً مشخصات PCIe 7.0 (نسخه 0.5) را در اختیار اعضای خود قرار داده است و انتظار دارد مشخصات کامل آن در سال 2025 به طور رسمی منتشر شود. هدف ارائه نرخ داده 128 GT/s با حدا،ر 512 گیگابایت بر ث،ه دو جهته است. ترافیک با استفاده از لینک های x16. مشابه PCIe 6.0، این مشخصات همچنین از سیگنالینگ PAM4 استفاده می کند و سازگاری با عقب را حفظ می کند. بهره وری انرژی و همچنین ناحیه قالب سیلی، نیز به ،وان بخشی از فرآیند تهیه پیش نویس در نظر گرفته می شود.
ما همچنین یک به روز رس، در مورد گروه کاری نوری دریافت کردیم – در حالی که WG در زمینه فناوری نوری است، همچنین قصد دارد فرم فاکتورهای خاص فناوری از جمله گیرنده های نوری قابل اتصال، اپتیک روی برد، اپتیک های بسته بندی شده مش، و I/O نوری را توسعه دهد. لایه های منطقی و الکتریکی مشخصات PCIe 6.0 برای سازگاری با استانداردسازی نوری جدید PCIe در حال بهبود هستند و این فرآیند با PCIe 7.0 همزمان با عرضه آن استاندارد در سال آینده انجام خواهد شد.
حرکت به سمت سیگنالینگ PAM4 نرخ خطای بیتی بالاتری را در مقایسه با طرح قبلی NRZ به ارمغان می آورد. این امر ،وم اتخاذ یک طرح تصحیح خطای متفاوت در PCIe 6.0 را ایجاد کرد – به جای کار بر روی بسته های با طول متغیر، رمزگذاری واحد کنترل جریان (FLIT) PCIe 6.0 بر روی بسته های با اندازه ثابت عمل می کند تا به تصحیح خطای پیش رو کمک کند. PCIe 7.0 این جنبه ها را حفظ می کند.