N3E On Schedule، N3P و N3X 5% سود عملکردی دارند - مجله کامپیوتر و رایانه

به ،وان یک تازه‌سازی سریع، خانواده فناوری‌های فرآیند N3 (ک، 3 نانومتری) TSMC از انواع مختلفی تشکیل شده است، از جمله N3 پایه (معروف به N3B)، N3E آرام با هزینه‌های کاهش‌یافته، N3P با عملکرد و تراکم تراشه‌های پیشرفته، و N3X با تحمل‌های ولتاژ بالاتر. . سال گذشته این شرکت همچنین در مورد N3S با حدا،ر تراکم ترانزیستور صحبت کرد، اما امسال این شرکت در مورد این گره صحبت می‌کند و در هیچ جای اسلایدهای آن ذکر نشده است.

-37.5٪

1.6 برابر

اندازه سلول SRAM

0.0199 میکرومتر مربع (-5٪ در برابر N5)

0.021 میکرومتر مربع (همانند N5)

جلد
تولید

اوا، سال 2022

H2 2023

از آنجایی که N3P یک کوچک‌کننده نوری N3E است، قو،ن طراحی N3E را حفظ می‌کند و طراحان تراشه را قادر می‌سازد تا به سرعت از IP N3E در گره جدید استفاده مجدد کنند. در نتیجه، پیش‌بینی می‌شود که N3P یکی از محبوب‌ترین گره‌های N3 TSMC باشد، بنابراین انتظار می‌رود خانه‌های طراحی IP مانند Cadence و Synopsys انواع IP را برای این فناوری فرآیند ارائه دهند و از مزایای سازگاری رو به جلو با N3E موجود در این فرآیند بهره‌مند شوند. TSMC می گوید N3P در نیمه دوم سال 2024 آماده تولید خواهد شد.

N3X: حدا،ر کارایی و چگالی

TSMC ادعا می کند که N3X از ولتاژ (حداقل) 1.2 ولت پشتیب، می کند که ولتاژ نسبتاً شدیدی برای فرآیند ساخت ک، 3 نانومتری است. هزینه نشت، به ،ه خود، قابل توجه است، به طوری که TSMC افزایش 250 درصدی در نشت برق را نسبت به گره N3P متعادل تر پیش بینی می کند. این نشان می‌دهد که چرا N3X واقعاً فقط برای پردازنده‌های ک، HPC قابل استفاده است و طراحان تراشه باید مراقبت بیشتری برای کنترل قوی‌ترین (و پرقدرت‌ترین) تراشه‌های خود داشته باشند.

گره و،لی N3 TSMC دارای حدا،ر 25 لایه EUV است که TSMC از الگوی دوگانه EUV در برخی از آنها برای ایجاد منطق و تراکم ترانزیستور SRAM بالاتر از N5 استفاده می کند. مراحل EUV به طور کلی گران هستند، و الگوبرداری دوگانه EUV این هزینه ها را بیشتر می کند، به همین دلیل است که انتظار می رود این فرآیند ساخت تنها توسط تعداد انگشت شماری از مشتریان استفاده شود که نگران هزینه بالای مورد نیاز نیستند.

تبلیغات PPA بهبود فناوری های فرآیند جدید

داده‌های اعلام شده در طول کنفرانس‌ها، رویدادها، نشست‌های خبری و بی،ه‌های مطبوعاتی

TSMC

N3
در مقابل
N5

N3E
در مقابل
N5

قدرت

-25-30٪

-32٪

کارایی

+10-15٪

+18٪

منطقه منطقی

در کنار برخی اعلامیه‌های جدید برای برنامه‌های گره فرآیند 2 نانومتری خود، TSMC همچنین در سمپوزیوم فناوری امروز آمریکای شمالی 2023، یک به‌روزرس، نقشه راه و پیشرفت فناوری‌های فرآیند خانواده N3 خود را منتشر کرده است. انتظار می‌رود نسل نهایی TSMC از گره‌های فرآیند مبتنی بر FinFET، خانواده N3 برای سال‌های آینده به شکل یا شکلی باقی بماند و به ،وان متراکم‌ترین گره موجود برای مشتری، که نیازی به فرآیند مبتنی بر GAAFET پیشرفته‌تر ندارند، باقی بماند.

در مورد چگالی ترانزیستور، N3X همان چگالی N3P را ارائه می دهد. TSMC در مورد اینکه آیا سازگاری قو،ن طراحی با N3P و N3E را نیز حفظ خواهد کرد، اظهار نظر نکرده است، بنابراین جالب است که ببینیم در آنجا چه اتفاقی می افتد.

آ،ین گره خانواده N3 در نقشه راه فعلی TSMC، این شرکت می گوید که N3X در سال 2025 آماده تولید خواهد شد.

منبع: https://www.anandtech.com/s،w/18833/tsmc-details-3nm-evolution-n3e-on-schedule-n3p-n3x-deliver-five-percent-،ns

در نهایت، برای توسعه دهندگان برنامه های مح،اتی با کارایی بالا مانند CPU و GPU، TSMC در چند نسل گذشته خانواده X خود را از گره های ولتاژ بالا و متمرکز بر عملکرد ارائه کرده است. همانطور که در رویداد سال گذشته فاش شد، خانواده N3 نوع X خود را با گره N3X دریافت خواهند کرد.

در مقایسه با N3E، پیش بینی می شود که N3X حداقل 5٪ سرعت ساعت بالاتری را در مقایسه با N3P ارائه دهد. این امر با تحمل بیشتر گره در برابر ولتاژهای بالاتر انجام می شود و به طراحان تراشه اجازه می دهد تا در ازای نشتی کلی بالاتر، سرعت ساعت را افزایش دهند.

به روز رس، های بزرگ نقشه راه TSMC در ،مت جلوی N3 با N3P و نوع عملکرد بالای آن، N3X بود. همانطور که امروز توسط TSMC فاش شد، N3P یک انقباض نوری N3E خواهد بود که عملکرد بهبودیافته، کاهش مصرف انرژی و افزایش تراکم ترانزیستور را در مقایسه با N3E ارائه می‌کند، همگی در عین حفظ سازگاری با قو،ن طراحی N3E. در همین حال، N3X عملکرد فوق‌العاده‌ای را با چگالی‌های ک، 3 نانومتری ،یب می‌کند و سرعت کلاک بالاتری را برای پردازنده‌های با کارایی بالا و سایر پردازنده‌ها ارائه می‌کند.

N3E: 3 نانومتر برای همه در برنامه است

چگالی منطقی*

0.58x

Zhang توضیح داد: “N3P یک تقویت کننده عملکرد است، عملکرد آن 5٪ بالاتر است، حداقل 5٪ بالاتر از N3E.” همچنین دارای 2% انقباض نوری است که تراکم ترانزیستور را به 1.04x می رساند.

تبلیغات PPA بهبود فناوری های فرآیند جدید داده‌های اعلام شده در طول کنفرانس‌ها، رویدادها، نشست‌های خبری و بی،ه‌های مطبوعاتی
	TSMC
	N3 در مقابل N5	N3E در مقابل N5	N3P در مقابل N4E	N3X در مقابل N3P
قدرت	-25-30٪	-32٪	-5٪ ~ 10٪	بالاتر
کارایی	+10-15٪	+18٪	+5٪	+5٪ Fmax @ 1.2V
تراکم تراشه	?	?
اندازه سلول SRAM	0.0199 میکرومتر مربع (-5٪ در برابر N5)	0.021 میکرومتر مربع (همانند N5)	?	?
جلد تولید	اوا، سال 2022	H2 2023	H2 2024	2025

به ،وان بخشی از بحث خود در مورد N3P، TSMC تاکید کرد که بهبود چگالی با تنظیم عملکرد نوری اسکنرهای آن به دست آمده است. بنابراین این احتمال وجود دارد که TSMC بتواند کوچک شود همه انواع ساختارهای تراشه در اینجا، که N3P را به یک گره جذاب برای طراحی های SRAM فشرده تبدیل می کند.

به دنبال N3E، TSMC به بهینه سازی تراکم ترانزیستورهای خانواده N3 با N3P ادامه خواهد داد که با ارائه ویژگی های ترانزیستور بهبود یافته بر روی N3E ساخته می شود. گره فرآیند تصفیه شده به طراحان تراشه این امکان را می دهد که در همان نشتی عملکرد را تا 5 درصد افزایش دهند یا در همان ساعت ها قدرت را بین 5 تا 10 درصد کاهش دهند. گره جدید همچنین چگالی ترانزیستور را تا 4 درصد برای طراحی تراشه “مخلوط” افزایش می دهد، که TSMC آن را به ،وان تراشه ای متشکل از 50٪ منطق، 30٪ SRAM و 20٪ مدارهای آنالوگ تعریف می کند.

«N3E از نظر بازده، پیچیدگی فرآیند، که مستقیماً به آن ترجمه می‌شود، بهتر از N3 خواهد بود [wider] کوین ژانگ، معاون توسعه ،ب و کار در TSMC گفت.

N3P: کارایی بالاتر، تراکم ترانزیستور بالاتر

-42٪

1.7 برابر

0.625x

انتظار می‌رود که ا،ر مشتریان TSMC علاقه‌مند به فرآیند ک، 3 نانومتری از گره N3E آرام استفاده کنند، که طبق گفته TSMC طبق برنامه است و به اه، عملکرد خود دست می‌یابد. N3E از 19 لایه EUV استفاده می کند و به هیچ وجه به الگوی دوگانه EUV متکی نیست و پیچیدگی و هزینه های آن را کاهش می دهد. مبا، این است که N3E چگالی منطقی کمتری نسبت به N3 ارائه می‌کند و اندازه سلول SRAM مشابه گره N5 TSMC دارد، که باعث می‌شود تا حدودی برای آن دسته از مشتری، که برای افزایش تراکم/منطقه رانندگی می‌کنند، جذابیت کمتری داشته باشد. به طور کلی، N3E نوید یک پنجره فرآیند گسترده‌تر و بازده بهتر را می‌دهد که دو معیار مهم در ساخت تراشه هستند.

کاهش* %