امروز، این شرکت گفت که توسعه فناوری N2 در مسیر درستی قرار دارد و این گره در سال 2025 (احتمالاً اوا، سال 2025) وارد تولید با حجم بالا خواهد شد. این شرکت همچنین گفت که عملکرد ترانزیستور نانوصفحه GAA آن دو سال قبل از ورود به HVM بهتر از 80 درصد مشخصات هدف خود را به دست میآورد و متوسط بازده یک IC آزمایشی SRAM 256 مگابایتی بیش از 50 درصد است.
TSMC می گوید که N2P در مسیر آماده شدن برای تولید در سال 2026 است، بنابراین می توان حدس زد که اولین تراشه های مبتنی بر N2P در سال 2027 در دسترس خواهند بود. آنها می توانند فرآیند 20A خود را به موقع در سال 2024 ارسال کنند.
N2X: عملکرد حتی بیشتر
ارائه نیروی پشتی نوآوری است که اغراق بر اهمیت آن دشوار است. تراشهسازان سالها است که با مقاومتها در مدارهای تحویل برق تراشه مبارزه میکنند و ش،ههای تحویل توان پشتی (PDN) روش دیگری برای رسیدگی به آنها هستند. علاوه بر این، جداسازی PDN و اتصالات داده نیز به کاهش مساحت کمک می کند، بنابراین انتظار می رود N2P تراکم ترانزیستور را در مقایسه با N2 افزایش دهد.
امروز در سمپوزیوم فناوری آمریکای شمالی 2023، TSMC جزئیات بیشتری را در مورد برنامه های خود برای نودهای تولیدی ک، 2 نانومتری N2 در سال های 2025 تا 2026 و پس از آن فاش کرده است. خانواده فنآوریهای ساخت N2 TSMC با تغییرات اضافی، از جمله N2P با ارائه توان در پشت و N2X برای مح،ات با کارایی بالا، گسترش خواهد یافت. بین این گرههای فرآیند نسل آینده N2، TSMC نقشه راه را برای ادامه سرعت بیوقفه خود برای افزایش بازده عملکرد ترانزیستور، بهینهسازی مصرف انرژی و بهبود چگالی ترانزیستور ترسیم میکند.
N2 متراکم تر می شود
در بی،ه TSMC آمده است: «فناوری نانوصفحات TSMC راندمان انرژی عالی و Vmin کمتر را نشان داد که بهترین تن، برای الگوی مح،اتی کارآمد انرژی است.
تبلیغات PPA بهبود فناوری های فرآیند جدید دادههای اعلام شده در طول کنفرانسها، رویدادها، نشستهای خبری و بی،ههای مطبوعاتی |
|||||
TSMC | |||||
N5 در مقابل N7 |
N3 در مقابل N5 |
N3E در مقابل N5 |
N2 در مقابل N3E |
||
قدرت | -30٪ | -25-30٪ | -34٪ | -25-30٪ | |
کارایی | +15٪ | +10-15٪ | +18٪ | +10-15٪ | |
تراکم تراشه* | ? | ? | ~ 1.3X | >1.15X | |
جلد تولید |
Q2 2022 | H2 2022 | Q2/Q3 2023 | H2 2025 |
N2P در سال 2026 برق پشتی تحویل میگیرد
علاوه بر N2P، که احتمالاً یک ، کار از فرآیندهای نسل 2 نانومتری TSMC خواهد بود، TSMC همچنین در حال آماده سازی N2X است. این یک فرآیند ساخت خواهد بود که برای برنامههای مح،اتی با کارایی بالا (HPC) مانند پردازندههای مرکزی پیشرفته که نیاز به افزایش ولتاژ و کلاک دارند، طراحی شده است. کارخانه ریخته گری مزایای خاصی را که این گره در مقایسه با N2، N2P و N3X خواهد داشت، بیان نمی کند، اما مانند تمام گره های بهبود یافته عملکرد، انتظار می رود که مزایای واقعی به میزان قابل توجهی به میزان بهینه سازی مش، فناوری طراحی (DTCO) بستگی داشته باشد. .