GAAFET های مبتنی بر نانوصفحات مزایای قابل توجهی در سال 2025 به ارمغان می آورند

N2 TSMC یک پلتفرم کاملاً جدید است که به طور گسترده از لیتوگرافی EUV استفاده می کند و GAAFET ها (که TSMC ترانزیستورهای نانوصفحه ای می نامد) و همچنین تحویل برق در پشت را معرفی می کند. ساختار جدید ترانزیستور گیت سراسری نوید مزایای منتشر شده را می دهد، مانند کاهش شدید جریان نشتی (اکنون که گیت ها در اطراف هر چهار طرف کانال قرار دارند) و همچنین توانایی تنظیم عرض کانال برای افزایش عملکرد یا مصرف انرژی کمتر. . در مورد ریل برق پشتی، عموماً به گونه ای طراحی شده است که انتقال توان بهتر به ترانزیستورها را فراهم می کند و راه حلی برای مشکل افزایش مقاومت در خط پشتی (BEOL) ارائه می دهد. انتقال برق جدید برای افزایش عملکرد ترانزیستور و کاهش مصرف انرژی در نظر گرفته شده است.

TSMC انتظار دارد گاهی اوقات در نیمه دوم سال 2024 تولید ریسک تراشه ها را با استفاده از فرآیند ساخت N2 خود آغاز کند، به این م،ی که این فناوری باید برای تولید با حجم بالا (HVM) محصولات تجاری در نیمه دوم سال 2025 در دسترس باشد. اما، با توجه به طول چرخه های تولید نیمه هادی های مدرن، به احتمال زیاد عملی تر است که انتظار داشته باشیم اولین تراشه های N2 در اوا، سال 2025 یا 2026 در دسترس قرار گیرند، اگر همه چیز طبق برنامه پیش برود.

منبع: https://www.anandtech.com/s،w/17453/tsmc-unveils-n2-nanosheets-bring-significant-benefits

طبق معمول، TSMC گره N2 خود را با ویژگی‌ها و دستگیره‌های مختلف ارائه می‌کند تا به طراحان تراشه اجازه دهد تا برای مواردی مانند طراحی‌های موبایل و مح،اتی با کارایی بالا بهینه‌سازی کنند (توجه داشته باشید که TSMC هر چیزی را که متحرک، خودرو یا تخصصی نیست، HPC می‌نامد. که شامل همه چیز می‌شود. یک CPU لپ‌تاپ کم‌مصرف به یک GPU مح،اتی سطح بالا که هدف آن ابررایانه‌ها است). همچنین، پیشنهادات پلتفرم شامل چیزی است که TSMC آن را «ادغام تراشه‌ها» می‌نامد، که احتمالاً به این م،ی است که TSMC مشتریان خود را قادر می‌سازد تا به راحتی تراشه‌های N2 را در بسته‌های چند تراشه‌ای ساخته شده با استفاده از گره‌های مختلف ادغام کنند. از آنجایی که مقیاس تراکم ترانزیستور در حال کاهش است و استفاده از فناوری‌های فرآیند جدید گران‌تر می‌شود، بسته‌های چند تراشه‌ای در سال‌های آینده رایج‌تر خواهند شد زیرا توسعه‌دهندگان از آن‌ها برای بهینه‌سازی طراحی و هزینه‌های خود استفاده خواهند کرد.

با توجه به اینکه تا زم، که N2 TSMC وارد تولید شود، این شرکت دارای گره N3S بهینه سازی شده برای چگالی نیز خواهد بود، به نظر می رسد که کارخانه ریخته گری دارای دو فناوری فرآیندی مبتنی بر انواع مختلف ترانزیستور خواهد بود که تراکم ترانزیستورهای بسیار مشابهی را ارائه می کنند، چیزی که قبلا هرگز اتفاق نیفتاده است

در سمپوزیوم فناوری 2022، TSMC به طور رسمی از فناوری ساخت N2 (ک، 2 نانومتری) خود رونمایی کرد که قرار است در سال 2025 به مرحله تولید برسد و اولین گره TSMC خواهد بود که از جلوه‌های مید، مبتنی بر گیت‌های نانو ورق استفاده می‌کند. ترانزیستورها (GAAFET). گره جدید طراحان تراشه را قادر می سازد تا مصرف برق محصولات خود را به میزان قابل توجهی کاهش دهند، اما بهبود سرعت و تراکم ترانزیستور به طور قابل توجهی کمتر محسوس به نظر می رسد.

از دیدگاه مجموعه ویژگی ها، N2 TSMC یک فناوری بسیار امیدوارکننده به نظر می رسد. در مورد اعداد واقعی، TSMC وعده می دهد که N2 به طراحان تراشه اجازه می دهد تا عملکرد را بین 10 تا 15 درصد در تعداد توان و ترانزیستور ی،ان افزایش دهند، یا مصرف برق را در فرکانس و پیچیدگی ی،ان بین 25 تا 30 درصد کاهش دهند. افزایش تراکم تراشه بیش از 1.1 برابر در مقایسه با گره N3E.

تبلیغات PPA بهبود فناوری های فرآیند جدید داده‌های اعلام شده در طول کنفرانس‌ها، رویدادها، نشست‌های خبری و بی،ه‌های مطبوعاتی
	TSMC
	N5 در مقابل N7	N3 در مقابل N5	N3E در مقابل N5	N2 در مقابل N3E
قدرت	-30٪	-25-30٪	-34٪	-25-30٪
کارایی	+15%	+10-15٪	+18٪	+10-15٪
تراکم تراشه*	?	?	~ 1.3X	> 1.1X
جلد ساخت	Q2 2022	H2 2022	Q2/Q3 2023	H2 2025

* چگالی تراشه منتشر شده توسط TSMC منع، کننده تراکم تراشه “مخلوط” است که شامل 50٪ منطق، 30٪ SRAM و 20٪ آنالوگ است.

در مقایسه با N3E، بهبود عملکرد و کاهش توان فعال شده توسط گره N2 TSMC با آنچه که نودهای جدید ریخته گری معمولاً وارد می کنند مطابقت دارد. اما به اصطلاح بهبود تراکم تراشه (که باید منع، کننده افزایش تراکم ترانزیستور باشد) فقط کمی بیش از 10٪ است. ، که به خصوص الهام بخش نیست، به خصوص با توجه به اینکه N3E در حال حاضر تراکم ترانزیستور کمی کمتری را در مقایسه با و،لی N3 ارائه می دهد. با در نظر گرفتن اینکه این روزها مدارهای SRAM و آنالوگ به سختی مقیاس می شوند، احتمالاً این روزها باید انتظار پیشرفت متوسطی در تراکم ترانزیستور تراشه های واقعی داشت. با این حال، بهبود 10 درصدی تراکم تراشه در حدود سه سال مطمئناً خبر خوبی برای پردازنده‌های گرافیکی و سایر تراشه‌هایی نیست که بر اساس افزایش سریع تعداد ترانزیستورهایشان زنده یا می‌میرند.